EDN電子技術設計曾報道了華為公開的一種芯片堆疊封裝及終端設備專利,近日,有業內人士表示,華為的這種混合 3D 堆疊方式比其他公司傳統的 2.5D 和 3D 封裝技術更通用。
堆疊技術也可以叫做3D堆疊技術,是利用堆疊技術或通過互連和其他微加工技術在芯片或結構的Z軸方向上形成三維集成,信號連接以及晶圓級,芯片級和硅蓋封裝具有不同的功能,針對包裝和可靠性技術的三維堆疊處理技術。
該技術用于微系統集成,是在片上系統(SOC)和多芯片模塊(MCM)之后開發的先進的系統級封裝制造技術。 在傳統的SiP封裝系統中,任何芯片堆棧都可以稱為3D,因為在Z軸上功能和信號都有擴展,無論堆棧位于IC內部還是外部。
這種創新的芯片封裝和多芯片互連技術將在未來幾年成為領先處理器的關鍵,因此所有主要芯片開發商和制造商現在都擁有自己專有的芯片封裝和互連方法。
目前,3D芯片技術的類別包括:基于芯片堆疊的3D技術,基于有源TSV的3D技術,基于無源TSV的3D技術,以及基于芯片制造的3D技術。
然而,3D 封裝通常需要相當復雜的布線,因為小芯片需要通信并且必須使用 TSV 提供電力。
雖然 TSV 已在芯片制造中使用了十多年,但它們增加了封裝過程的復雜性和成本,因此華為決定發明一種不使用 TSV 的替代解決方案。華為專家設計的本質上是 2.5D 和 3D 堆疊的混合體,因為兩個小芯片在封裝內相互重疊,節省空間,但不像經典 3D 封裝那樣完全疊放。
華為的方法使用小芯片的重疊部分來建立邏輯互連。同時,兩個或更多小芯片仍然有自己的電力傳輸引腳,使用各種方法連接到自己的再分配層 (RDL)。但是,雖然華為的專利技術避免使用 TSV,但實施起來并不容易且便宜。
華為的流程涉及在連接到另一個(或其他)之前將其中一個小芯片倒置。它還需要構建至少兩個重新分配層來提供電力(例如,兩個小芯片意味著兩個 RDL,三個小芯片仍然可以使用兩個 RDL,所以四個,請參閱上面的畫廊了解詳細信息),這并不是特別便宜,因為它增加了幾個額外的工藝步驟。好消息是其中一個芯片的再分配層可以用來連接內存等東西,從而節省空間。
業內人士認為,華為的混合 3D 堆疊方式比其他公司傳統的 2.5D 和 3D 封裝技術更通用。
例如,很難將兩個或三個耗電且熱的邏輯裸片堆疊在一起,因為冷卻這樣的堆棧將非常復雜(這最終可能意味著對時鐘和性能的妥協)。華為的方法增加了堆棧的表面尺寸,從而簡化了冷卻。同時,堆棧仍然小于 2.5D 封裝,這對于智能手機、筆記本電腦或平板電腦等移動應用程序很重要。
自從美國政府將華為及其芯片設計子公司海思列入黑名單后,所有與芯片制造相關的公司都需要申請出口許可證,但由于所有半導體生產都涉及美國開發的技術,華為無法進入任何最先進的節點(例如臺積電的N5),因此必須依賴已經成熟的工藝技術。
華為前任總裁郭平表示,為此,創新的芯片封裝和小芯片互連技術,尤其是 3D 堆疊,成為華為提升其芯片性能,提升競爭力的一種方式。因此,該公司投資于專有的封裝和互連方法(例如其獲得專利的方法)是非常有意義的。
郭平表示:“以 3D 混合鍵合技術為代表的微納米??技術將成為擴展摩爾定律的主要手段。”
華為高層表示,由于先進的制程技術進展相對緩慢,2.5D或3D封裝的多芯片設計是芯片設計人員不斷在產品中投入更多晶體管并滿足預期的普遍方式。因此,華為將繼續投資于內部設計的面積增強和堆疊技術。
在新聞發布會上公開發表的聲明清楚地表明,華為旨在為其即將推出的產品使用其混合無 TSV 3D 堆疊方法。主要問題是該方法是否需要美國政府可能認為最先進且不授予出口許可證的任何工具或技術(畢竟,大多數晶圓廠工具使用源自美國的技術)。
也就是說,我們是否會看到一家代工廠使用華為的專利方法為華為制造 3D 小芯片封裝,還有待觀察。
但至少華為擁有一項獨特的廉價 3D 堆疊技術,即使無法使用最新節點,也可以幫助其保持競爭力。